集微网音讯，3月24日北京时间清晨，英特尔发布了“IDM 2.0”战略，并宣告进入代工工业，未来将直接面对台积电、三星和中芯世界的代工竞赛。一起宣告与IBM协作，聚集下一代的逻辑芯片和半导体封装技能。现在，首要晶圆代工厂都开端活跃布局先进封装技能，以确保未来的竞赛位置。

  跟着晶圆代工制程不断缩小，摩尔定律迫临极限，包含倒装、晶圆级封装、扇出型封装、3D 封装等在内的先进封装道路现已成为后摩尔年代的必然选择，先进封装将会从头界说封装在半导体工业链中的位置，封装环节对芯片功能的影响将会进步。

  依据 Yole 的数据，2019年全球先进封装商场规模为 290 亿美元，估计到 2025 年到达 420 亿美元，年均复合增速约 6.6%，高于全体封装商场 4%的增速和传统封装商场 1.9%的增速。

  英特尔在举办的“架构日”活动中，曾发布六大技能支柱，分别为制程&封装、架构、内存&存储、互连、安全和软件。

  英特尔在封装范畴有多种维度的先进封装技能，而且处于业界领先位置。英特尔有规范封装、2.5D的EMIB、3D的Foveros以及在2020年“架构日”上推出的Hybrid Bonding（混合结合）技能，可以把凸点距离降到10微米以下，带来更高的互连密度、带宽和更低的功率。

  回顾历史，英特尔曾在2014年首度宣告了EMIB（嵌入式多管芯互连桥）封装，这是一品种2.5的封装，其与传统2.5封装的硅转接板比较具有正常的封装良率、不需求额定的工艺、规划简略等长处。

  英特尔在相关专利（USA1）中记载：EMIB可以在单个封装上完成用于异构管芯之间的高密度互连的低本钱和2.5D封装，替代具有硅通孔(TSV)的贵重的硅（Si）中介层。被称作EMIB的小硅桥接芯片可以嵌入有机封装衬底中，而且仅在需求时才可以完成高密度的管芯到管芯衔接。

  集微专利剖析资深专家经过对英特尔EMIB方面的专利研讨发现，英特尔EMIB方面的专利布局始于2012年，2020年请求量仍继续维持在10件以上，阐明在触及EMIB的先进封装方面英特尔或许会有继续动作。

  2018年，英特尔在12月举办的“架构日”上宣告了3D封装技能Foveros。

  透过硅穿孔（Through-Silicon Via, TSV）技能与微凸块（micro-bumps）调配，把不同的逻辑芯片堆叠起来。即在一块根底的运算微芯片（compute chiplet）上，以TSV加上微凸块的方法，堆叠其他的运算晶粒（die）和微芯片（chiplets），例如GPU和存储器，乃至是RF元件等，最终再把整个结构打包封装。英特尔现在所运用的制程已到达10纳米，透过此3D封装技能，将可在单一芯片中达到绝佳的运算效能，并继续推动摩尔定律。

  值得注意的是，英特尔上一年9月最新揭露的一件专利（US7A1）中将EMIB与3D封装技能Foveros的微凸块技能结合起来，形成了一种集成电路封装的贴片结构，经过微凸块、焊料抗蚀剂和EMIB完成集成电路的封装，以在EMIB衬底凸点距离趋于小至30m时，满意EMIB关于芯片衔接工艺具有相对严厉的第一层互连(FLI)的凸块厚度改变(BTV)要求。

  该专利技能与英特尔在美国旧金山举办的SEMICON West 2019大会上发布的三项全新的先进芯片封装技能中的Co-EMIB相吻合，Co-EMIB便是使用高密度的互连技能，将EMIB封装和Foveros 3D封装技能结合在一起，完成高带宽、低功耗，以及适当有竞赛力的I/O密度。

  从英特尔发布的道路图来看，现在EMIB封装技能的裸片距离可以做到55μm，而3D Foveros封装技能的裸片距离可以做到50μm。

  在未来，英特尔期望将EMIB封装技能的裸片距离缩小到30μm-45μm，3D Foveros封装技能的裸片距离进一步降低到20μm-35μm（有焊料）或小于20μm（无焊料）。

  英特尔的先进制程现已多年停留在10nm，在单位面积晶体管的数量和功率方面与最早进制程比较存在下风，但凭借着IDM形式在先进封装中的优势，在本钱和集成度上也行可以完成赛道追逐。

  英特尔此次“杀入”代工范畴，能否依托独有的专利技能直面与台积电、三星等的竞赛，还需进一步调查。